k8凯发(中国)天生赢家·一触即发

　　半导体器件制作工艺分为前道和后道工序◈◈ღღღ，晶圆制造和测试被称为前道（Front End）工序◈◈ღღღ，而芯片的封装◈◈ღღღ、测试及成品入库则被称为后道（Back End）工序◈◈ღღღ，前道和后道一般在不同的工厂分开处理◈◈ღღღ。

　　前道工序是从整块硅圆片入手经多次重复的制膜◈◈ღღღ、氧化◈◈ღღღ、扩散◈◈ღღღ，包括照相制版和光刻等工序◈◈ღღღ，制成三极管◈◈ღღღ、集成电路等半导体元件及电极等◈◈ღღღ，开发材料的电子功能◈◈ღღღ，以实现所要求的元器件特性◈◈ღღღ。

　　后道工序是从由硅圆片分切好的一个一个的芯片入手◈◈ღღღ，进行装片◈◈ღღღ、固定◈◈ღღღ、键合联接◈◈ღღღ、塑料灌封◈◈ღღღ、引出接线端子◈◈ღღღ、按印检查等工序◈◈ღღღ，完成作为器件◈◈ღღღ、部件的封装体◈◈ღღღ，以确保元器件的可靠性◈◈ღღღ，并便于与外电路联接◈◈ღღღ。

　　晶圆制造主要是在晶圆上制作电路与镶嵌电子元件（如电晶体◈◈ღღღ、电容◈◈ღღღ、逻辑闸等）◈◈ღღღ，是所需技术最复杂且资金投入最多的过程◈◈ღღღ。以微处理器为例◈◈ღღღ，其所需处理步骤可达数百道◈◈ღღღ，而且所需加工机器先进且昂贵◈◈ღღღ。虽然详细的处理程序是随着产品种类和使用技术的变化而不断变化学长塞跳D开最大挡不能掉XS◈◈ღღღ，但其基本处理步骤通常是晶圆先经过适当的清洗之后◈◈ღღღ，接着进行氧化及沉积处理◈◈ღღღ，最后进行微影◈◈ღღღ、蚀刻及离子植入等反复步骤◈◈ღღღ，最终完成晶圆上电路的加工与制作◈◈ღღღ。

　　晶圆经过划片工艺后◈◈ღღღ，表面上会形成一道一道小格◈◈ღღღ，每个小格就是一个晶片或晶粒（Die）◈◈ღღღ，即一个独立的集成电路◈◈ღღღ。在一般情况下◈◈ღღღ，一个晶圆上制作的晶片具有相同的规格◈◈ღღღ，但是也有可能在同一个晶圆上制作规格等级不同的晶片◈◈ღღღ。晶圆测试要完成两个工作◈◈ღღღ：一是对每一个晶片进行验收测试◈◈ღღღ，通过针测仪器（Probe）检测每个晶片是否合格◈◈ღღღ，不合格的晶片会被标上记号◈◈ღღღ，以便在切割晶圆的时候将不合格晶片筛选出来◈◈ღღღ；二是对每个晶片进行电气特性（如功率等）检测和分组◈◈ღღღ，并作相应的区分标记◈◈ღღღ。

　　首先◈◈ღღღ，将切割好的晶片用胶水贴装到框架衬垫（Substrate）上◈◈ღღღ；其次◈◈ღღღ，利用超细的金属导线或者导电性树脂将晶片的接合焊盘连接到框架衬垫的引脚◈◈ღღღ，使晶片与外部电路相连◈◈ღღღ，构成特定规格的集成电路芯片（Bin）◈◈ღღღ；最后对独立的芯片用塑料外壳加以封装保护◈◈ღღღ，以保护芯片元件免受外力损坏◈◈ღღღ。塑封之后◈◈ღღღ，还要进行一系列操作◈◈ღღღ，如后固化（Post Mold Cure）◈◈ღღღ、切筋（Trim）◈◈ღღღ、成型（Form）和电镀（Plating）等工艺◈◈ღღღ。

　　封装好的芯片成功经过烤机（Burn In）后需要进行深度测试◈◈ღღღ，测试包括初始测试（Initial Test）和最后测试（Final Test）◈◈ღღღ。初始测试就是把封装好的芯片放在各种环境下测试其电气特性（如运行速度◈◈ღღღ、功耗◈◈ღღღ、频率等）◈◈ღღღ，挑选出失效的芯片◈◈ღღღ，把正常工作的芯片按照电气特性分为不同的级别◈◈ღღღ。最后测试是对初始测试后的芯片进行级别之间的转换等操作◈◈ღღღ。

　　测试好的芯片经过半成品仓库后进入最后的终加工◈◈ღღღ，包括激光印字◈◈ღღღ、出厂质检◈◈ღღღ、成品封装等◈◈ღღღ，最后入库◈◈ღღღ。

　　封装（packaging◈◈ღღღ，PKG）◈◈ღღღ：主要是在半导体制造的后道工程中完成的◈◈ღღღ。即利用膜技术及微细连接技术◈◈ღღღ，将半导体元器件及其他构成要素在框架或基板上布置◈◈ღღღ、固定及连接◈◈ღღღ，引出接线端子◈◈ღღღ，并通过塑性绝缘介质灌封固定◈◈ღღღ，构成整体主体结构的工艺◈◈ღღღ。

　　封装工程◈◈ღღღ：是封装与实装工程及基板技术的总和◈◈ღღღ。即将半导体◈◈ღღღ、电子元器件所具有的电子的◈◈ღღღ、物理的功能◈◈ღღღ，转变为适用于机器或系统的形式◈◈ღღღ，并使之为人类社会服务的科学技术◈◈ღღღ，统称为电子封装工程◈◈ღღღ。

　　封装一词用于电子工程的历史并不长凯发k8·[中国]官方网站◈◈ღღღ。在真空电子管时代◈◈ღღღ，将电子管等器件安装在管座上构成电路设备一般称为组装或装配◈◈ღღღ，当时还没有封装这一概念◈◈ღღღ。自从三极管◈◈ღღღ、IC等半导体元件的出现◈◈ღღღ，改变了电子工程的历史◈◈ღღღ。一方面◈◈ღღღ，这些半导体元件细小柔嫩◈◈ღღღ；另一方面◈◈ღღღ，其性能又高◈◈ღღღ，而且多功能◈◈ღღღ、多规格◈◈ღღღ。为了充分发挥其功能◈◈ღღღ，需要补强◈◈ღღღ、密封◈◈ღღღ、扩大◈◈ღღღ，以便与外电路实现可靠地电气联接◈◈ღღღ，并得到有效地机械支撑◈◈ღღღ、绝缘◈◈ღღღ、信号传输等方面的保护作用◈◈ღღღ。“封装”的概念正是在此基础上出现的◈◈ღღღ。

　　封装最基本的功能是保护电路芯片免受周围环境的影响（包括物理◈◈ღღღ、化学的影响）◈◈ღღღ。所以◈◈ღღღ，在最初的微电子封装中◈◈ღღღ，是用金属罐（Metal Can）作为外壳◈◈ღღღ，用与外界完全隔离的◈◈ღღღ、气密的方法◈◈ღღღ，来保护脆弱的电子元件◈◈ღღღ。但是◈◈ღღღ，随着集成电路技术的发展◈◈ღღღ，尤其是芯片钝化层技术的不断改进◈◈ღღღ，封装的功能也在慢慢异化◈◈ღღღ。

　　一般来说顾客所需要的并不是芯片◈◈ღღღ，而是由芯片和PKG构成的半导体器件◈◈ღღღ。PKG是半导体器件的外缘◈◈ღღღ，是芯片与实装基板间的界面◈◈ღღღ。因此无论PKG的形式如何◈◈ღღღ，封装最主要的功能应是芯片电气特性的保持功能◈◈ღღღ。

　　通常认为◈◈ღღღ，半导体封装主要有电气特性的保持凯发K8国际官方◈◈ღღღ、芯片保护◈◈ღღღ、应力缓和及尺寸调整配合四大功能◈◈ღღღ，它的作用是实现和保持从集成电路器件到系统之间的连接◈◈ღღღ，包括电学连接和物理连接◈◈ღღღ。目前◈◈ღღღ，集成电路芯片的I/0线越来越多◈◈ღღღ，它们的电源供应和信号传送都是要通过封装来实现与系统的连接◈◈ღღღ。芯片的速度越来越快学长塞跳D开最大挡不能掉XS◈◈ღღღ，功率也越来越大◈◈ღღღ，使得芯片的散热问题日趋严重◈◈ღღღ，由于芯片钝化层质量的提高◈◈ღღღ，封装用以保护电路功能的作用其重要性正在下降◈◈ღღღ。

　　PKG的芯片保护功能很直观◈◈ღღღ，保护芯片表面以及连接引线等◈◈ღღღ，使在电气或物理等方面相当柔嫩的芯片免受外力损害及外部环境的影响◈◈ღღღ。保证可靠性◈◈ღღღ。

　　由于热等外部环境的影响或者芯片自身发热等都会产生应力◈◈ღღღ，PKG缓解应力◈◈ღღღ，防止发生损坏失效◈◈ღღღ，保证可靠性◈◈ღღღ。

　　由芯片的微细引线间距调整到实装基板的尺寸间距◈◈ღღღ，从而便于实装操作◈◈ღღღ。例如◈◈ღღღ，从亚微米（目前已小于 0.13μm）为特征尺寸的芯片到以10μm为单位的芯片电极凸点◈◈ღღღ，再到以100μm为单位的外部引线端子◈◈ღღღ，最后到以mm为单位的实装基板◈◈ღღღ，都是通过PKG来实现的◈◈ღღღ。在这里PKG起着由小到大◈◈ღღღ、由难到易◈◈ღღღ、由复杂到简单的变换作用◈◈ღღღ。从而可使操作费用及资材费用降低◈◈ღღღ，而且提高工作效率和可靠性◈◈ღღღ。保证实用性或通用性◈◈ღღღ。

　　一级封装是用封装外壳将芯片封装成单芯片组件（SCM）和多芯片组件（MCM）◈◈ღღღ。半导体芯片和封装体的电学互联◈◈ღღღ，通常有三种实现途径◈◈ღღღ，引线键合（WB）◈◈ღღღ、载带自动焊（TAB）和倒装焊（Flip Chip）◈◈ღღღ，一级封装的可以使用金属◈◈ღღღ、陶瓷◈◈ღღღ，塑料（聚合物）等包封材料◈◈ღღღ。封装工艺设计需要考虑到单芯片或者多芯片之间的布线◈◈ღღღ，与PCB节距的匹配◈◈ღღღ，封装体的散热情况等◈◈ღღღ。

　　二级封装是印刷电路板的封装和装配◈◈ღღღ，将一级封装的元器件组装到印刷电路板（PCB）上◈◈ღღღ，包括板上封装单元和器件的互连凯发国际app首页◈◈ღღღ，◈◈ღღღ，包括阻抗的控制◈◈ღღღ、连线的精细程度和低介电常数材料的应用◈◈ღღღ。除了特别要求外◈◈ღღღ，这一级封装一般不单独加封装体◈◈ღღღ，具体产品如计算机的显卡◈◈ღღღ，PCI数据采集卡等都属于这一级封装◈◈ღღღ。如果这一级封装能实现某些完整的功能◈◈ღღღ，需要将其安装在同一的壳体中◈◈ღღღ，例如Ni公司的USB数据采集卡◈◈ღღღ，创新的外置USB声卡等◈◈ღღღ。

　　三级封装是将二级封装的组件查到同一块母板上◈◈ღღღ，也就是关于插件接口◈◈ღღღ、主板及组件的互连◈◈ღღღ。这一级封装可以实现密度更高◈◈ღღღ，功能更全组装◈◈ღღღ，通常是一种立体组装技术◈◈ღღღ。例如一台PC的主机◈◈ღღღ，一个NI公司的PXI数据采集系统,汽车的GPS导航仪◈◈ღღღ，这些都属于三级微电子封装的产品◈◈ღღღ。

　　微电子封装是一个复杂的系统工程◈◈ღღღ，类型多◈◈ღღღ、范围广学长塞跳D开最大挡不能掉XS◈◈ღღღ，涉及各种各样材料和工艺◈◈ღღღ。可按几何维数将电子封装分解为简单的“点◈◈ღღღ、线◈◈ღღღ、面◈◈ღღღ、体◈◈ღღღ、块◈◈ღღღ、板”等◈◈ღღღ。

　　电子基板是半导体芯片封装的载体◈◈ღღღ，搭载电子元器件的支撑◈◈ღღღ，构成电子电路的基盘◈◈ღღღ，按其结构可分为普通基板◈◈ღღღ、印制电路板◈◈ღღღ、模块基板等几大类◈◈ღღღ。其中PCB在原有双面板◈◈ღღღ、多层板的基础上◈◈ღღღ，近年来又出现积层（build-up）多层板◈◈ღღღ。模块基板是指新兴发展起来的可以搭载在PCB之上◈◈ღღღ，以BGA◈◈ღღღ、CSP◈◈ღღღ、TAB◈◈ღღღ、MCM为代表的封装基板（Package Substrate◈◈ღღღ，简称PKG基板）◈◈ღღღ。小到芯片◈◈ღღღ、电子元器件◈◈ღღღ，大到电路系统◈◈ღღღ、电子设备整机◈◈ღღღ，都离不开电子基板◈◈ღღღ。近年来在电子基板中◈◈ღღღ，高密度多层基板所占比例越来越大◈◈ღღღ。

　　微电子封装所涉及的各个方面几乎都是在基板上进行或与基板相关◈◈ღღღ。在电子封装工程所涉及的四大基础技术◈◈ღღღ，即薄厚膜技术◈◈ღღღ、微互连技术◈◈ღღღ、基板技术◈◈ღღღ、封接与封装技术中◈◈ღღღ，基板技术处于关键与核心地位◈◈ღღღ。随着新型高密度封装形式的出现◈◈ღღღ，电子封装的许多功能◈◈ღღღ，如电气连接◈◈ღღღ，物理保护◈◈ღღღ，应力缓和◈◈ღღღ，散热防潮◈◈ღღღ，尺寸过渡◈◈ღღღ，规格化◈◈ღღღ、标准化等◈◈ღღღ，正逐渐部分或全部的由封装基板来承担AG凯发k8真人娱乐◈◈ღღღ，◈◈ღღღ。

　　微电子封装的范围涉及从半导体芯片到整机◈◈ღღღ，在这些系统中◈◈ღღღ，生产电子设备包括6个层次◈◈ღღღ，也即装配的6个阶段◈◈ღღღ。我们从电子封装工程的角度◈◈ღღღ，按习惯一般称层次1为零级封装◈◈ღღღ；层次2为一级封装◈◈ღღღ；层次3为二级封装◈◈ღღღ；层次4◈◈ღღღ、5◈◈ღღღ、6为三级封装◈◈ღღღ。

　　它是特指半导体集成电路元件（IC芯片）的封装◈◈ღღღ，芯片由半导体厂商生产◈◈ღღღ，分为两类凯发K8国际官方◈◈ღღღ，一类是系列标准芯片◈◈ღღღ，另一类是针对系统用户特殊要求的专用芯片◈◈ღღღ，即未加封装的裸芯片（电极的制作◈◈ღღღ、引线的连接等均在硅片之上完成）◈◈ღღღ。

　　分为单芯片封装和多芯片封装两大类◈◈ღღღ。前者是对单个裸芯片进行封装◈◈ღღღ，后者是将多个裸芯片装载在多层基板（陶瓷或有机）上进行气密性封装构成MCM◈◈ღღღ。

　　它是指构成板或卡的装配工序◈◈ღღღ。将多个完成层次2的单芯片封装和MCM◈◈ღღღ，实装在PCB板等多层基板上◈◈ღღღ，基板周边设有插接端子◈◈ღღღ，用于与母板及其它板或卡的电气连接◈◈ღღღ。

　　从硅圆片制作开始◈◈ღღღ，微电子封装可分为0◈◈ღღღ、1◈◈ღღღ、2◈◈ღღღ、3四个等级◈◈ღღღ，涉及上述六个层次◈◈ღღღ，封装基板（PKG基板或Substrate）技术现涉及1◈◈ღღღ、2◈◈ღღღ、3三个等级和2～5的四个层次◈◈ღღღ。

　　封装基板主要研究前3个级别的半导体封装（1◈◈ღღღ、2◈◈ღღღ、3级封装）◈◈ღღღ，0级封装暂与封装基板无关◈◈ღღღ，因此封装基板一般是指用于1级2级封装的基板材料◈◈ღღღ，母板（或载板）◈◈ღღღ、刚挠结合板等用于三级封装◈◈ღღღ。

　　一级封装经0级封装的单芯片或多芯片在封装基板（普通基板◈◈ღღღ、多层基板◈◈ღღღ、HDI基板）上的封装◈◈ღღღ，构成集成电路模块（或元件）◈◈ღღღ。即芯片在各类基板（或中介板）上的装载方式◈◈ღღღ。

　　二级封装集成电路（IC元件或IC块）片在封装基板（普通基板◈◈ღღღ、多层基板◈◈ღღღ、HDI基板）上的封装◈◈ღღღ，构成板或卡◈◈ღღღ。即各种实装方式（二级封装或一级加二级封装）学长塞跳D开最大挡不能掉XS◈◈ღღღ。后续谈到的的DIP◈◈ღღღ、PGA属于DIP封型◈◈ღღღ，GFP◈◈ღღღ、BGA◈◈ღღღ、CSP等属于SMT实装型◈◈ღღღ，这些都属于二级封装◈◈ღღღ。

　　三级封装包含4◈◈ღღღ、5◈◈ღღღ、6三个层次◈◈ღღღ。即将多个完成层次3的板或卡◈◈ღღღ，通过其上的插接端子搭载在称为母板（或载板）的大型PCB板上◈◈ღღღ，构成单元组件（此层次也是实装方式之一）◈◈ღღღ；或是将多个单元构成架◈◈ღღღ，单元与单元之间用布线（刚挠PCB）或电缆相连接◈◈ღღღ；或是将多个架并排◈◈ღღღ，架与架之间由布线（刚挠PCB）或电缆相连接◈◈ღღღ，由此构成大型电子设备或系统（此两个层次称为装联）◈◈ღღღ。

　　IC的封装工艺流程可分为晶圆切割◈◈ღღღ、晶圆粘贴◈◈ღღღ、金线键合◈◈ღღღ、塑封◈◈ღღღ、激光打印◈◈ღღღ、切筋打弯◈◈ღღღ、检验检测等步骤◈◈ღღღ。

　　首先将晶片用薄膜固定在支架环上◈◈ღღღ，这是为了确保晶片在切割时被固定住◈◈ღღღ，然后把晶圆根据已有的单元格式被切割成一个一个很微小的颗粒◈◈ღღღ，切割时需要用去离子水冷却切割所产生的温度◈◈ღღღ，而本身是防静电的◈◈ღღღ。

　　晶圆粘贴的目的将切割好的晶圆颗粒用银膏粘贴在引线框架的晶圆上◈◈ღღღ，用粘合剂将已切下来的芯片贴装到引线框架的中间焊盘上◈◈ღღღ。通常是环氧（或聚酰亚胺）用作为填充物以增加粘合剂的导热性◈◈ღღღ。

　　金线键合的目的是将晶圆上的键合压点用极细的金线连接到引线框架上的内引脚上◈◈ღღღ，使得晶圆的电路连接到引脚◈◈ღღღ。通常使用的金线的一端烧成小球◈◈ღღღ，再将小球键合在第一焊点◈◈ღღღ。然后按照设置好的程序拉金线◈◈ღღღ，将金线键合在第二焊点上◈◈ღღღ。

　　将完成引线键合的芯片与引线框架置于模腔中◈◈ღღღ，再注入塑封化合物环氧树脂用于包裹住晶圆和引线框架上的金线◈◈ღღღ。这是为了保护晶圆元件和金线◈◈ღღღ。塑封的过程分为加热注塑◈◈ღღღ，成型二个阶段◈◈ღღღ。塑封的目的主要是◈◈ღღღ：保护元件不受损坏◈◈ღღღ；防止气体氧化内部芯片◈◈ღღღ；保证产品使用安全和稳定◈◈ღღღ。

　　激光打印是用激光射线的方式在塑封胶表面打印标识和数码◈◈ღღღ。包括制造商的信息◈◈ღღღ，器件代码◈◈ღღღ，封装日期◈◈ღღღ，可以作为识别和可追溯性◈◈ღღღ。

　　将原来连接在一起的引线框架外管脚切断分离◈◈ღღღ，并将其弯曲成设计的形状◈◈ღღღ，但不能破坏环氧树脂密封状态◈◈ღღღ，并避免引脚扭曲变形◈◈ღღღ，将切割好的产品装入料管或托盘便于转运◈◈ღღღ。

　　检验检查产品的外观是否能符合设计和标准◈◈ღღღ。常见的的测试项目包括◈◈ღღღ：打印字符是否清晰◈◈ღღღ、正确◈◈ღღღ，引脚平整性◈◈ღღღ、共面行◈◈ღღღ，引脚间的脚距◈◈ღღღ，塑封体是否损伤◈◈ღღღ、电性能及其它功能测试等◈◈ღღღ。

　　传统意义的芯片封装一般指安放集成电路芯片所用的封装壳体◈◈ღღღ，它同时可包含将晶圆切片与不同类型的芯片管脚架及封装材料形成不同外形的封装体的过程◈◈ღღღ。从物理层面看◈◈ღღღ，它的基本作用为◈◈ღღღ：为集成电路芯片提供稳定的安放环境◈◈ღღღ，保护芯片不受外部恶劣条件（例如灰尘◈◈ღღღ，水气）的影响◈◈ღღღ。从电性层面看◈◈ღღღ，芯片封装同时也是芯片与外界电路进行信息交互的链路◈◈ღღღ，它需要在芯片与外界电路间建立低噪声◈◈ღღღ、低延迟的信号回路◈◈ღღღ。

　　然而不论封装技术如何发展◈◈ღღღ，归根到底◈◈ღღღ，芯片封装技术都是采用某种连接方式把晶圆切片上的管脚与引线框架以及封装壳或者封装基板上的管脚相连构成芯片◈◈ღღღ。而封装的本质就是规避外界负面因素对芯片内部电路的影响◈◈ღღღ，同时将芯片与外部电路连接◈◈ღღღ，当然也同样为了使芯片易于使用和运输◈◈ღღღ。

　　芯片封装技术越来越先进◈◈ღღღ，管角间距越来越小◈◈ღღღ，管脚密度却越来越高◈◈ღღღ，芯片封装对温度变化的耐受性越来越好◈◈ღღღ，可靠性越来越高◈◈ღღღ。另外一个重要的指标就是看芯片与封装面积的比例◈◈ღღღ。

　　此外◈◈ღღღ，封装技术中的一个主要问题是芯片占用面积天生赢家 一触即发◈◈ღღღ，即芯片占用的印刷电路板（PCB）的面积◈◈ღღღ。从早期的DIP封装◈◈ღღღ，当前主流的CSP封装◈◈ღღღ，芯片与封装的面积比可达1:1.14◈◈ღღღ，已经十分接近1:1的理想值◈◈ღღღ。而更先进MCM到SiP封装◈◈ღღღ，从平面堆叠到垂直堆叠◈◈ღღღ，芯片与封装的面积相同的情况下进一步提高性能◈◈ღღღ。

　　以通孔插装型封装为主◈◈ღღღ；典型的封装形式包括最初的金属圆形(TO型)封装◈◈ღღღ，以及后来的陶瓷双列直插封装(CDIP)◈◈ღღღ、陶瓷-玻璃双列直插封装(Cer DIP)和塑料双列直插封装(PDIP)等◈◈ღღღ；其中的PDIP,由于其性能优良◈◈ღღღ、成本低廉◈◈ღღღ，同时又适于大批量生产而成为这一阶段的主流产品◈◈ღღღ。

　　从通孔插装型封装向表面贴装型封装的转变◈◈ღღღ，从平面两边引线型封装向平面四边引线型封装发展◈◈ღღღ。表面贴装技术被称为电子封装领域的一场革命◈◈ღღღ，得到迅猛发展◈◈ღღღ。与之相适应◈◈ღღღ，一些适应表面贴装技术的封装形式◈◈ღღღ，如塑料有引线片式裁体（PLCC）◈◈ღღღ、塑料四边引线扁平封装（PQFP）◈◈ღღღ、塑料小外形封装（PSOP）以及无引线四边扁平封装（PQFN）等封装形式应运而生◈◈ღღღ，迅速发展◈◈ღღღ。其中的PQFP◈◈ღღღ，由于密度高◈◈ღღღ、引线节距小◈◈ღღღ、成本低并适于表面安装◈◈ღღღ，成为这一时期的主导产品◈◈ღღღ。

　　半导体发展进入超大规模半导体时代◈◈ღღღ，特征尺寸达到0.18-0.25µm◈◈ღღღ，要求半导体封装向更高密度和更高速度方向发展◈◈ღღღ。因此◈◈ღღღ，半导体封装的引线方式从平面四边引线型向平面球栅阵列型封装发展◈◈ღღღ，引线技术从金属引线向微型焊球方向发展◈◈ღღღ。

　　在此背景下◈◈ღღღ，焊球阵列封装（BGA）获得迅猛发展◈◈ღღღ，并成为主流产品◈◈ღღღ。BGA按封装基板不同可分为塑料焊球阵列封装（PBGA）◈◈ღღღ，陶瓷焊球阵列封装（CBGA）◈◈ღღღ，载带焊球阵列封装（TBGA）◈◈ღღღ，带散热器焊球阵列封装(EBGA)◈◈ღღღ，以及倒装芯片焊球阵列封装（FC-BGA）等◈◈ღღღ。

　　为适应手机◈◈ღღღ、笔记本电脑等便携式电子产品小◈◈ღღღ、轻◈◈ღღღ、薄◈◈ღღღ、低成本等需求◈◈ღღღ，在BGA的基础上又发展了芯片级封装（CSP）;CSP又包括引线框架型CSP◈◈ღღღ、柔性插入板CSP◈◈ღღღ、刚性插入板CSP◈◈ღღღ、园片级CSP等各种形式◈◈ღღღ，目前处于快速发展阶段◈◈ღღღ。

　　同时◈◈ღღღ，多芯片组件（MCM）和系统封装（SiP）也在蓬勃发展◈◈ღღღ，这可能孕育着电子封装的下一场革命性变革◈◈ღღღ。MCM按照基板材料的不同分为多层陶瓷基板MCM（MCM-C）◈◈ღღღ、多层薄膜基板MCM（MCM-D）◈◈ღღღ、多层印制板MCM（MCM-L）和厚薄膜混合基板MCM（MCM-C/D）等多种形式◈◈ღღღ。SiP是为整机系统小型化的需要◈◈ღღღ，提高半导体功能和密度而发展起来的◈◈ღღღ。SiP使用成熟的组装和互连技术◈◈ღღღ，把各种集成电路如CMOS电路◈◈ღღღ、GaAs电路◈◈ღღღ、SiGe电路或者光电子器件◈◈ღღღ、MEMS器件以及各类无源元件如电阻◈◈ღღღ、电容◈◈ღღღ、电感等集成到一个封装体内◈◈ღღღ，实现整机系统的功能◈◈ღღღ。

　　目前◈◈ღღღ，半导体封装处于第三阶段的成熟期与快速增长期◈◈ღღღ，以BGA/CSP等主要封装形式开始进入规模化生产阶段◈◈ღღღ。同时◈◈ღღღ，以SiP和MCM为主要发展方向的第四次技术变革处于孕育阶段◈◈ღღღ。

　　半导体元件的封接或封装方式分为气密性封装和树脂封装两大类◈◈ღღღ，气密性封装又可分为金属封装◈◈ღღღ、陶瓷封装和玻璃封装◈◈ღღღ。封接和封装的目的是与外部温度◈◈ღღღ、湿度◈◈ღღღ、气氛等环境隔绝◈◈ღღღ，除了起保护和电气绝缘作用外◈◈ღღღ，同时还起向外散热及应力缓和作用◈◈ღღღ。一般来说◈◈ღღღ，气密性封装可靠性高◈◈ღღღ，但价格也高◈◈ღღღ。目前由于封装技术及材料的改进◈◈ღღღ，树脂封装已占绝对优势◈◈ღღღ，但在有些特殊领域（军工◈◈ღღღ、航空◈◈ღღღ、航天◈◈ღღღ、航海等）◈◈ღღღ，气密性封装是必不可少的◈◈ღღღ。

　　按封装材料可划分为◈◈ღღღ：金属封装◈◈ღღღ、陶瓷封装（C）◈◈ღღღ、塑料封装（P）◈◈ღღღ。采用前两种封装的半导体产品主要用于航天◈◈ღღღ、航空及军事领域◈◈ღღღ，而塑料封装的半导体产品在民用领域得到了广泛的应用◈◈ღღღ。目前树脂封装已占世界集成电路封装市场的98%◈◈ღღღ，97%以上的半导体器件的封装都采用树脂封装◈◈ღღღ，在消费类电路和器件领域基本上是树脂封装一统天下◈◈ღღღ，而90%以上的塑封料是环氧树脂塑封料和环氧液体灌封料◈◈ღღღ。

　　在一级封装中,有个很重要的步骤就是将芯片和封装体（进行电学互连的过程◈◈ღღღ，通常称为芯片互连技术或者芯片组装◈◈ღღღ。为了凸显其重要性◈◈ღღღ，有些教科书也将其列为零级封装◈◈ღღღ。也就是将芯片上的焊盘或凸点与封装体通常是引线框架用金属连接起来）◈◈ღღღ。在微电子封装中,半导体器件的失效约有一是由于芯片互连引起的,其中包括芯片互连处的引线的短路和开路等◈◈ღღღ，所以芯片互连对器件的可靠性非常重要◈◈ღღღ。

　　通常◈◈ღღღ，TAB和FC虽然互连的电学性能要比好◈◈ღღღ，但是都需要额外的设备◈◈ღღღ。因此,对于I/O数目较少的芯片◈◈ღღღ，TAB和FC成本很高◈◈ღღღ，另外◈◈ღღღ，在3D封装中◈◈ღღღ，由于芯片堆叠,堆叠的芯片不能都倒扣在封装体上,只能通过WB与封装体之间进行互连◈◈ღღღ。基于这些原因,到目前为止,WB一直是芯片互连的主流技术,在芯片电学互连中占据非常重要的地位◈◈ღღღ。

　　引线键合（WB）是将芯片焊盘和对应的封装体上焊盘用细金属丝一一连接起来,每次连接一根,是最简单的一种芯片电学互连技术,按照电气连接方式来看属于有线键合◈◈ღღღ。

　　载带自动焊（TAB）是一种将IC安装和互连到柔性金属化聚合物载带上的IC组装技术◈◈ღღღ。载带内引线键合到IC上,外引线键合到常规封装或者PCB上,整个过程均自动完成,因此,效率比要高◈◈ღღღ。按照电气连接方式来看属于无线键合方法学长塞跳D开最大挡不能掉XS◈◈ღღღ。

　　倒装焊（FC）是指集成电路芯片的有源面朝下与载体或基板进行连接◈◈ღღღ。芯片和基板之间的互连通过芯片上的凸点结构和基板上的键合材料来实现◈◈ღღღ。这样可以同时实现机械互连和电学互连◈◈ღღღ。同时为了提高互连的可靠性,在芯片和基板之间加上底部填料◈◈ღღღ。对于高密度的芯片,倒装焊不论在成本还是性能上都有很强的优势,是芯片电学互连的发展趋势◈◈ღღღ。按照电气连接方式来看属于无线键合方法◈◈ღღღ。

　　依据封装管脚的排布方式◈◈ღღღ、芯片与PCB板连接方式以及发展的时间先后顺序◈◈ღღღ，半导体封装可划分为PTH封装(Pin-Through-Hole)和SMT封装（Surface-Mount-Technology）二大类◈◈ღღღ，即通常所称的插孔式（或通孔式）和表面贴装式◈◈ღღღ。

　　针脚插装封装◈◈ღღღ，顾名思义即在芯片与目标板的连接过程中使用插装方式◈◈ღღღ，古老而经典DIP封装即属于该种封装形式学长塞跳D开最大挡不能掉XS◈◈ღღღ。在早期集成电路中由于芯片集成度不高◈◈ღღღ，芯片工作所需的输入/输出管脚数较少◈◈ღღღ，所以多采用该种封装形式◈◈ღღღ。DIP封装有两种衍生封装形式◈◈ღღღ，即为◈◈ღღღ：SiP和ZIP◈◈ღღღ，只是为适应不同的应用领域◈◈ღღღ，对传统DIP封装在封装壳管脚排布和形状上略有改进◈◈ღღღ。

　　PTH封装在机械连接强度上的优势毋庸质疑◈◈ღღღ，但同时也带来一些负面效应◈◈ღღღ。PTH封装中使用的贯通孔将大量占用PCB板有效布线面积◈◈ღღღ，因此目前主流的PCB板设计中多使用表面贴片封装◈◈ღღღ。

　　表面贴片封装方式的优点在于芯片封装的尺寸大大下降◈◈ღღღ，芯片封装的管脚密度大大提升◈◈ღღღ，与PTH封装具有相同管脚数量时◈◈ღღღ，表面贴片封装的封装尺寸将远小于PTH封装◈◈ღღღ。表面贴片封装只占用PCB板表层布线空间◈◈ღღღ，在使用多层布线工艺时◈◈ღღღ，封装占用的有效布线面积大大下降◈◈ღღღ，可以大大提高PCB板布线密度和利用率◈◈ღღღ。

　　封装伴随着芯片集成度不断提高◈◈ღღღ，为使芯片实现更复杂的功能◈◈ღღღ，芯片所需的输入/输出管脚数量也进一步提升◈◈ღღღ，面对日趋增长的管脚数量和日趋下降的芯片封装尺寸◈◈ღღღ，微电子封装提出了一种新的封装形式BGA封装◈◈ღღღ。

　　BGA封装的底部按照矩阵方式制作引脚◈◈ღღღ，引脚的形状为球形◈◈ღღღ，在封装壳的正面装配芯片◈◈ღღღ，有时也会将BGA芯片与球形管脚放在基板的同一侧◈◈ღღღ。BGA封装是大规模集成电路的一种常用封装形式◈◈ღღღ。BGA封装按照封装壳基板材质的不同◈◈ღღღ，可分为三类◈◈ღღღ：塑料BGA◈◈ღღღ、陶瓷BGA◈◈ღღღ、载带BGA◈◈ღღღ。

　　BGA封装引脚较短◈◈ღღღ，输入/输出信号链路大大缩短◈◈ღღღ，减少了因管脚长度引入的电阻/电容/电感效应◈◈ღღღ，改善了封装壳的寄生参数◈◈ღღღ；

　　BGA球栅阵列与PCB板接触点较多◈◈ღღღ，接触面积较大◈◈ღღღ，有利于芯片散热◈◈ღღღ，BGA封装有利提高封装的封装密度◈◈ღღღ。

　　BGA封装使用矩阵形式的管脚排列◈◈ღღღ，相对于传统的贴片封装◈◈ღღღ，在相同管脚数量下◈◈ღღღ，BGA封装的封装尺寸可以做的更小◈◈ღღღ，同时也更节省PCB板的布线面积◈◈ღღღ。

　　根据J-STD-012标准的定义◈◈ღღღ，CSP是指封装尺不超过裸芯片1.2倍的一种先进的封装形式◈◈ღღღ。一般认为CSP技术是在对现有的芯片封装技术◈◈ღღღ，尤其是对成熟的BGA封装技术做进一步技术提升的过程中◈◈ღღღ，不断将各种封装尺寸进一步小型化而产生的一种封装技术◈◈ღღღ。

　　CSP技术可以确保超大规模集成电路在高性能◈◈ღღღ、高可靠性的前提下◈◈ღღღ，以最低廉的成本实现封装的尺寸最接近裸芯片尺寸◈◈ღღღ。与QFP封装相比◈◈ღღღ，CSP封装尺寸小于管脚间距为0.5mm的QFP封装的1/10◈◈ღღღ；与BGA封装相比◈◈ღღღ，CSP封装尺寸约为BGA封装的1/3◈◈ღღღ。

　　当封装尺寸固定时◈◈ღღღ，若想进一步提升管脚数◈◈ღღღ，则需缩小管脚间距k8凯发(中国)官方网站天生赢家·一触即发◈◈ღღღ。◈◈ღღღ。受制于现有工艺◈◈ღღღ，不同封装形式存在工艺极限值◈◈ღღღ。如BGA封装矩阵式值球最高可达1000个◈◈ღღღ，但CSP封装可支持超出2000的管脚◈◈ღღღ。

　　CSP的主要结构有内芯芯片◈◈ღღღ、互连层◈◈ღღღ、焊球（或凸点◈◈ღღღ、焊柱）◈◈ღღღ、保护层等几大部分◈◈ღღღ，芯片与封装壳是在互连层实现机械连接和电性连接◈◈ღღღ。其中◈◈ღღღ，互连层是通过载带自动焊接或引线键合◈◈ღღღ、倒装芯片等方法◈◈ღღღ，来实现芯片与焊球之间的内部连接◈◈ღღღ，是CSP关键组成部分◈◈ღღღ。

　　CSP的芯片面积与封装面积之比与1◈◈ღღღ：1的理想状况非常接近◈◈ღღღ，绝对尺寸为32mm2◈◈ღღღ，相当于BGA的三分之一和TSOP的六分之一◈◈ღღღ，即CSP可将内存容量提高3～6倍之多◈◈ღღღ。

　　测试结果显示◈◈ღღღ，CSP可使芯片88.4%的工作热量传导至PCB◈◈ღღღ，热阻为35℃/W-1◈◈ღღღ，而TSOP仅能传导总热量的71.3%◈◈ღღღ，热阻为40℃/W-1◈◈ღღღ。

　　CSP所采用的中心球形引脚形式能有效地缩短信号的传导距离◈◈ღღღ，信号衰减也随之减少◈◈ღღღ，芯片的抗干扰◈◈ღღღ、抗噪性能更强◈◈ღღღ，存取时间比BGA减少15%～20%◈◈ღღღ，完全能适应DDRⅡ◈◈ღღღ，DRDRAM等超高频率内存芯片的实际需要◈◈ღღღ。

　　CSP可容易地制造出超过1000根信号引脚数◈◈ღღღ，即使最复杂的内存芯片都能封装◈◈ღღღ，在引脚数相同的情况下◈◈ღღღ，CSP的组装远比BGA容易◈◈ღღღ。CSP还可进行全面老化◈◈ღღღ、筛选◈◈ღღღ、测试◈◈ღღღ，且操作◈◈ღღღ、修整方便◈◈ღღღ，能获得真正的KGD（Known GoodDie已知合格芯片）芯片◈◈ღღღ。

　　顾名思义是采用柔性材料制成芯片载体基片◈◈ღღღ，在塑料薄膜上制作金属线路◈◈ღღღ，然后将芯片与之连接◈◈ღღღ。柔性基片CSP产品◈◈ღღღ，芯片焊盘与基片焊盘间的连接方式可以是倒装键合◈◈ღღღ、TAB键合◈◈ღღღ、引线键合等多种方式◈◈ღღღ，不同连接方式封装工艺略有差异◈◈ღღღ。

　　技术是由日本的Fujitsu公司首先研发成功◈◈ღღღ，使用与传统封装相类似的引线框架来完成CSP封装◈◈ღღღ。引线框架CSP技术使用的引线框架与传统封装引线框架的区别在于该技术使用的引线框架尺寸稍小◈◈ღღღ，厚度稍薄◈◈ღღღ。

　　是由日本三菱电机公司提出的一种CSP封装形式◈◈ღღღ。芯片管脚通过金属导线与外部焊球连接◈◈ღღღ，整个封装过程中不需使用额外引线框架◈◈ღღღ，封装内芯片与焊球连接线很短◈◈ღღღ，信号品质较好◈◈ღღღ。

　　由ChipScale公司开发◈◈ღღღ。其技术特点在于直接使用晶圆制程完成芯片封装◈◈ღღღ。与其他各类CSP相比◈◈ღღღ，晶圆级CSP所有工艺使用相同制程完成◈◈ღღღ，工艺稳定◈◈ღღღ。基于上述优点◈◈ღღღ，晶圆级CSP封装有望成为未来的CSP封装的主流方式◈◈ღღღ。

　　堆叠封装技术是一种对两个以上芯片（片芯◈◈ღღღ、籽芯）◈◈ღღღ、封装器件或电路卡进行机械和电气组装的方法◈◈ღღღ，在有限的空间内成倍提高存储器容量◈◈ღღღ，或实现电子设计功能◈◈ღღღ，解决空间◈◈ღღღ、互连受限问题◈◈ღღღ。

　　堆叠封装分为定制堆叠和标准商业堆叠两大类型◈◈ღღღ：前者是通过芯片层次工艺高密度化◈◈ღღღ，其设计和制造成本相对较高◈◈ღღღ；后者采用板卡堆叠◈◈ღღღ、柔性电路连接器联接◈◈ღღღ、封装后堆叠◈◈ღღღ、芯片堆叠式封装等方式◈◈ღღღ，其成本比采用单芯片封装器件的存储器模块高平均15%～20%◈◈ღღღ。应该看到◈◈ღღღ，芯片堆叠式封装的成本效率最高◈◈ღღღ，在一个封装体内有2～5层芯片堆叠◈◈ღღღ，从而能在封装面积不变的前提下◈◈ღღღ，有效利用立体空间提高存储容量◈◈ღღღ，主要用于DRAM◈◈ღღღ、闪存和SRAM凯发K8国际官方◈◈ღღღ。另外◈◈ღღღ，通过堆叠TSOP可分别节约50%或77%的板级面积◈◈ღღღ。

　　多芯片封装◈◈ღღღ、堆叠芯片尺寸封装◈◈ღღღ、超薄堆叠芯片尺寸封装等均属于芯片堆叠封装的范畴◈◈ღღღ。芯片堆叠封装技术优势在于采用减薄后的晶圆切片可使封装的高度更低◈◈ღღღ。

　　PoP堆叠使用经过完整测试且封装完整的芯片◈◈ღღღ，其制作方式是将完整的单芯片或堆叠芯片堆叠到另外一片完整单芯片或堆叠芯片的上部◈◈ღღღ。其优势在于参与堆叠的基本“元素”为成品芯片◈◈ღღღ，所以该技术理论上可将符合堆叠要求的任意芯片进行堆叠◈◈ღღღ。

　　PiP堆叠使用经过简单测试的内部堆叠模块和基本组装封装作为基本堆叠模块◈◈ღღღ，但受限于内部堆叠模块和基本组装封装的低良率k8凯发国际官网◈◈ღღღ。◈◈ღღღ，PiP堆叠成品良率较差◈◈ღღღ。但PiP的优势也十分明显◈◈ღღღ，即在堆叠中可使用焊接工艺实现堆叠连接◈◈ღღღ，成本较为低廉◈◈ღღღ。

　　PoP封装外形高度高于PiP封装◈◈ღღღ，但是装配前各个器件可以单独完整测试◈◈ღღღ，封装后的成品良率较好◈◈ღღღ。

　　3D封装可以在更小◈◈ღღღ，更薄的封装壳内封装更多的芯片◈◈ღღღ。按照结构3D封装可分为芯片堆叠封装和封装堆叠封装◈◈ღღღ。

　　晶圆级封装（WLP）就是在封装过程中大部分工艺过程都是对晶圆（大圆片）进行操作◈◈ღღღ，对晶圆级封装（WLP）的需求不仅受到更小封装尺寸和高度的要求◈◈ღღღ，还必须满足简化供应链和降低总体成本◈◈ღღღ，并提高整体性能的要求◈◈ღღღ。

　　晶圆级封装提供了倒装芯片这一具有极大优势的技术◈◈ღღღ，倒装芯片中芯片面朝下对着印刷电路板（PCB）◈◈ღღღ，可以实现最短的电路径◈◈ღღღ，这也保证了更高的速度◈◈ღღღ，降低成本是晶圆级封装的另一个推动力量凯发K8国际官方◈◈ღღღ。

　　器件采用批量封装◈◈ღღღ，整个晶圆能够实现一次全部封装◈◈ღღღ。在给定晶片上封装器件的成本不会随着每片晶片的裸片数量而改变◈◈ღღღ，因为所有工艺都是用掩模工艺进行的加成和减法的步骤◈◈ღღღ。

　　总体来说◈◈ღღღ，WLP技术有两种类型◈◈ღღღ：“扇入式”（fan-in）和“扇出式”（fan-out）晶圆级封装◈◈ღღღ。

　　传统扇入WLP在晶圆未切割时就已经形成◈◈ღღღ。在裸片上◈◈ღღღ，最终的封装器件的二维平面尺寸与芯片本身尺寸相同◈◈ღღღ。器件完全封装后可以实现器件的单一化分离（singulation）◈◈ღღღ。因此◈◈ღღღ，扇入式WLP是一种独特的封装形式◈◈ღღღ，并具有真正裸片尺寸的显著特点◈◈ღღღ。具有扇入设计的WLP通常用于低输入/输出（I/O）数量（一般小于400）和较小裸片尺寸的工艺当中◈◈ღღღ。

　　另一方面◈◈ღღღ，随着封装技术的发展◈◈ღღღ，逐渐出现了扇出式WLP◈◈ღღღ。扇出WLP初始用于将独立的裸片重新组装或重新配置到晶圆工艺中◈◈ღღღ，并以此为基础◈◈ღღღ，通过批量处理◈◈ღღღ、构建和金属化结构◈◈ღღღ，如传统的扇入式WLP后端处理◈◈ღღღ，以形成最终封装◈◈ღღღ。

　　扇出式WLP可根据工艺过程分为芯片先上（Die First）和芯片后上（Die Last）,芯片先上工艺◈◈ღღღ，简单地说就是先把芯片放上◈◈ღღღ，再做布线（RDL）◈◈ღღღ，芯片后上就是先做布线◈◈ღღღ，测试合格的单元再把芯片放上去◈◈ღღღ，芯片后上工艺的优点就是可以提高合格芯片的利用率以提高成品率◈◈ღღღ，但工艺相对复杂◈◈ღღღ。eWLB就是典型的芯片先上的Fan out工艺◈◈ღღღ，长电科技星科金朋的Fan-out,安靠（Amkor）的葡萄牙工厂均采用的芯片先上的工艺◈◈ღღღ。TSMC的INFO也是芯片先上的Fan-out产品◈◈ღღღ。安靠和ASE也都有自己成熟的芯片后上的Fan-out工艺◈◈ღღღ。

　　例如得益于WLP的使用◈◈ღღღ，摩托罗拉能够推出其RAZR手机◈◈ღღღ，该手机也是其推出时最薄的手机◈◈ღღღ。最新型号的iPhone采用了超过50颗WLP◈◈ღღღ，智能手机是WLP发展的最大推动力◈◈ღღღ。

　　随着金线价格的上涨◈◈ღღღ，一些公司也正在考虑采用WLP作为低成本替代方案◈◈ღღღ，而不是采用引线键合封装◈◈ღღღ，尤其是针对更高引脚数的器件◈◈ღღღ。最近几年中◈◈ღღღ，WLP也已经被广泛用于图像传感器的应用中◈◈ღღღ。目前◈◈ღღღ，硅通孔（TSV）技术已被纳入用于封装图像传感器的WLP解决方案◈◈ღღღ。其他更新的封装技术也在逐渐发展◈◈ღღღ，并与现有的WLP技术进行整合◈◈ღღღ，例如三维（3D）集成技术◈◈ღღღ。

　　新兴的2.5D和3D技术有望扩展到倒装芯片和晶圆级封装工艺中◈◈ღღღ。通过使用硅中介层（Interposers）和硅通孔（TSV）技术◈◈ღღღ，可以将多个芯片进行垂直堆叠◈◈ღღღ。TSV堆叠技术实现了在不增加IC平面尺寸的情况下◈◈ღღღ，融合更多的功能到IC中◈◈ღღღ，允许将更大量的功能封装到IC中而不必增加其平面尺寸◈◈ღღღ，并且硅中介层用于缩短通过集成电路中的一些关键电通路来实现更快的输入和输出◈◈ღღღ。因此◈◈ღღღ，使用先进封装技术封装的应用处理器和内存芯片将比使用旧技术封装的芯片小约30%或40%◈◈ღღღ，比使用旧技术封装的芯片快2～3倍◈◈ღღღ，并且可以节省高达40%或者更多的功率◈◈ღღღ。

　　2.5D和3D技术的复杂性以及生产这些芯片的IC制造商（Fab）和外包封装/测试厂商的经济性意味着IDM和代工厂仍需要处理前端工作◈◈ღღღ，而外包封装/测试厂商仍然最适合处理后端过程◈◈ღღღ，比如通过露出◈◈ღღღ、凸点◈◈ღღღ、堆叠和测试◈◈ღღღ。外包封装/测试厂商的工艺与生产主要依赖于内插件的制造◈◈ღღღ，这是一种对技术要求较低的成本敏感型工艺◈◈ღღღ。

　　三维封装可以更高效地利用硅片◈◈ღღღ，达到更高的“硅片效率”◈◈ღღღ。硅片效率是指堆叠中的总基板面积与占地面积的比率◈◈ღღღ。因此◈◈ღღღ，与其他2D封装技术相比◈◈ღღღ，3D技术的硅效率超过了100%◈◈ღღღ。而在延迟方面◈◈ღღღ，需要通过缩短互连长度来减少互连相关的寄生电容和电感◈◈ღღღ，从而来减少信号传播延迟◈◈ღღღ。而在3D技术中◈◈ღღღ，电子元件相互靠得很近◈◈ღღღ，所以延迟会更少◈◈ღღღ。相类似◈◈ღღღ，3D技术在降低噪声和降低功耗方面的作用在于减少互连长度凯发K8国际官方◈◈ღღღ，从而减少相关寄生效应◈◈ღღღ，从而转化为性能改进◈◈ღღღ，并更大程度的降低成本◈◈ღღღ。此外◈◈ღღღ，采用3D技术在降低功耗的同时◈◈ღღღ，可以使3D器件以更高的频率运行◈◈ღღღ，而3D器件的寄生效应◈◈ღღღ、尺寸和噪声的降低可实现更高的每秒转换速率◈◈ღღღ，从而提高整体系统性能◈◈ღღღ。

　　3D集成技术作为2010年以来得到重点关注和广泛应用的封装技术◈◈ღღღ，通过用3D设备取代单芯片封装◈◈ღღღ，可以实现相当大的尺寸和重量降低◈◈ღღღ。这些减少量的大小部分取决于垂直互连密度和可获取性（accessibility）和热特性等◈◈ღღღ。据报道◈◈ღღღ，与传统封装相比◈◈ღღღ，使用3D技术可以实现40～50倍的尺寸和重量减少◈◈ღღღ。

　　举例来说◈◈ღღღ，德州仪器（TI）的3D裸片封装与离散和平面封装（MCM）之间的体积和重量相比◈◈ღღღ，可以减少5～6倍的体积◈◈ღღღ，并且在分立封装技术上可以减少10～20倍◈◈ღღღ。此外◈◈ღღღ，与MCM技术相比◈◈ღღღ，重量减少2～13倍◈◈ღღღ，与分立元件相比◈◈ღღღ，重量减少3～19倍◈◈ღღღ。此外◈◈ღღღ，封装技术中的一个主要问题是芯片占用面积◈◈ღღღ，即芯片占用的印刷电路板（PCB）的面积◈◈ღღღ。在采用MCM的情况下◈◈ღღღ，芯片占用面积减少20%～90%◈◈ღღღ，这主要是因为裸片的使用◈◈ღღღ。

　　SiP是半导体封装领域的最高端的一种新型封装技术◈◈ღღღ，将一个或多个IC芯片及被动元件整合在一个封装中◈◈ღღღ，综合了现有的芯核资源和半导体生产工艺的优势◈◈ღღღ。SiP是为整机系统小型化的需要◈◈ღღღ，提高半导体功能和密度而发展起来的◈◈ღღღ。SiP使用成熟的组装和互连技术◈◈ღღღ，把各种集成电路如CMOS电路◈◈ღღღ、GaAs电路◈◈ღღღ、SiGe电路或者光电子器件◈◈ღღღ、MEMS器件以及各类无源元件如电阻◈◈ღღღ、电容◈◈ღღღ、电感等集成到一个封装体内◈◈ღღღ。

　　自从1960年代以来◈◈ღღღ，集成电路的封装形式经历了从双列直插◈◈ღღღ、四周扁平封装◈◈ღღღ、焊球阵列封装和圆片级封装◈◈ღღღ、芯片尺寸封装等阶段◈◈ღღღ。而小型化◈◈ღღღ、轻量化◈◈ღღღ、高性能◈◈ღღღ、多功能◈◈ღღღ、高可靠性和低成本的电子产品的总体发展趋势使得单一芯片上的晶体管数目不再是面临的主要挑战◈◈ღღღ，而是要发展更先进的封装及时来满足产品轻◈◈ღღღ、薄◈◈ღღღ、短◈◈ღღღ、小以及与系统整合的需求◈◈ღღღ，这也使得在独立的系统（芯片或者模块）内充分实现芯片的功能成为需要克服的障碍◈◈ღღღ。这样的背景是SiP逐渐成为近年来集成电路研发机构和半导体厂商的重点研究对象◈◈ღღღ。SiP作为一种全新的集成方法和封装技术◈◈ღღღ，具有一系列独特的技术优势◈◈ღღღ，满足了当今电子产品更轻◈◈ღღღ、更小和更薄的发展需求◈◈ღღღ，在微电子领域具有广阔的应用市场和发展前景◈◈ღღღ。

　　近年来◈◈ღღღ，随着消费类电子产品（尤其是移动通信电子产品）的飞速发展◈◈ღღღ，使得三维高密度系统级封装（3D SiP◈◈ღღღ，System in Package/SoP◈◈ღღღ，System on Package）成为了实现高性能◈◈ღღღ、低功耗◈◈ღღღ、小型化◈◈ღღღ、异质工艺集成◈◈ღღღ、低成本的系统集成电子产品的重要技术方案◈◈ღღღ，国际半导体技术路线（ITRS）已经明确SiP/SoP将是未来超越摩尔（More than Moore）定律的主要技术◈◈ღღღ。SiP从结构方向上可以分为两类基本的形式◈◈ღღღ，一类是多块芯片平面排布的二维封装结构（2D SiP）◈◈ღღღ，另一类是芯片垂直叠装的三维封装/集成结构（3D SiP）◈◈ღღღ。

　　在2DSiP结构中◈◈ღღღ，芯片并排水平贴装在基板上的◈◈ღღღ，贴装不受芯片尺寸大小的限制,工艺相对简单和成熟◈◈ღღღ，但其封装面积相应地比较大◈◈ღღღ，封装效率比较低◈◈ღღღ。3DSiP可实现较高的封装效率◈◈ღღღ，能最大限度地发挥SiP的技术优势◈◈ღღღ，是实现系统集成的最为有效的技术途径◈◈ღღღ，实际上涉及多种先进的封装技术◈◈ღღღ，包括封装堆叠（PoP）◈◈ღღღ、芯片堆叠（CoC）◈◈ღღღ、硅通孔（TSV）◈◈ღღღ、埋入式基板（Embedded Substrate）等◈◈ღღღ，也涉及引线键合◈◈ღღღ、倒装芯片◈◈ღღღ、微凸点等其他封装工艺◈◈ღღღ。3DSiP的基本概念正是将可能实现的多种功能集成于一个系统中◈◈ღღღ，包括微处理器◈◈ღღღ、存储器◈◈ღღღ、模拟电路◈◈ღღღ、电源转化模块◈◈ღღღ、光电器件等◈◈ღღღ，还可能将散热通道等部件也集成在封装中◈◈ღღღ，最大程度的体现SiP的技术优势◈◈ღღღ。

　　系统级封装技术可以解决目前我们遇到的很多问题◈◈ღღღ，其优势也是越来越明显◈◈ღღღ，如产品设计的小型化◈◈ღღღ、功能丰富化◈◈ღღღ、产品可靠性等◈◈ღღღ，产品制造也越来越极致◈◈ღღღ，尤为重要的是◈◈ღღღ，提高了生产效率◈◈ღღღ，并大幅降低了生产成本◈◈ღღღ。当然◈◈ღღღ，难点也是存在的◈◈ღღღ，系统级封装的实现◈◈ღღღ，需要各节点所有技术◈◈ღღღ，而不是某一技术所能实现的◈◈ღღღ，这对封装企业来说◈◈ღღღ，就需要有足够的封装技术积累及可靠的封装平台支撑◈◈ღღღ，如高密度模组技术◈◈ღღღ、晶圆级封装技术等◈◈ღღღ。

　　多芯片组件(MCM)属于系统级封装◈◈ღღღ，是电子封装技术层面的大突破◈◈ღღღ。MCM是指一个封装体中包含通过基板互连起来◈◈ღღღ，共同构成整个系统的封装形式的两个或两个以上的芯片◈◈ღღღ。并为组件中的所有芯片提供信号互连◈◈ღღღ、I/O管理◈◈ღღღ、热控制◈◈ღღღ、机械支撑和环境保护等条件◈◈ღღღ。根据所用多层布线基板的类型不同◈◈ღღღ，MCM可分为叠层多芯片组件(MCM-L)◈◈ღღღ、陶瓷多芯片组件(MCM-C)◈◈ღღღ、淀积多芯片组件(MCM-D)以及混合多芯片组件(MCM–C/D)等◈◈ღღღ。

　　多芯片封装技术从某种程度上而言可以减少由芯片功能过于复杂带来的研发压力◈◈ღღღ。由于多芯片方案可以使用完全独立的成熟芯片搭建系统◈◈ღღღ，无论从成本角度还是从技术角度考虑◈◈ღღღ，单芯片方案的研发难度远大于多芯片方案◈◈ღღღ。现阶段产品发展的趋势为小型化便携式产品◈◈ღღღ，产品外部尺寸的缩小将压缩芯片可用布线空间◈◈ღღღ，这就迫使封装技术改善封装的尺寸来适应更小型的产品◈◈ღღღ。